⛵ Un Chip Libre - #caravel #efabless #openroad
1:00
YouTubeposoco2000
⛵ Un Chip Libre - #caravel #efabless #openroad
Hoy les quiero mostrar un chip en donde han trabajado ingenieros mexicanos del Centro de Investigación y de Estudios Avanzados (Cinvestav) unidad Guadalajara. Forma parte del proyecto de hardware libre OpenRoad.
已浏览 3.6万 次2023年7月5日
KLayout Tutorial
Intentando ganarle a klayout #posgrado #diseño
1:12
Intentando ganarle a klayout #posgrado #diseño
YouTubeAnaid Figueroa
已浏览 677 次1 周前
How to Flip Horizontal & Vertical an Object in Canva | Easy Design Tutorial 🎨✨
0:37
How to Flip Horizontal & Vertical an Object in Canva | Easy Design Tutorial 🎨✨
YouTubeExistent Graphics
已浏览 1514 次7 个月之前
VLSI TOOLS 🔥⚡💯#viralvideo #trendingshorts #subscribeplease #viral #trending
0:11
VLSI TOOLS 🔥⚡💯#viralvideo #trendingshorts #subscribeplease #viral #trending
YouTubeTECH VIBE(ECE)
已浏览 200 次1 个月前
热门视频
Klay is such a vibe
0:12
Klay is such a vibe
YouTubeheavy
已浏览 6786 次2022年7月12日
Remove ROW/COLUMN LABELS in pivot table
0:14
Remove ROW/COLUMN LABELS in pivot table
YouTubeAutomation and Answers
已浏览 33万 次2023年7月19日
Create Simple Keylogger Using Python & keyboard Module
1:00
Create Simple Keylogger Using Python & keyboard Module
YouTubeFlinCode
已浏览 6.5万 次2022年6月21日
KLayout Basics
캐드 도면 출력 반복? 한 번에 해결하는 꿀팁 공개! #캐디안 #CADian
0:56
캐드 도면 출력 반복? 한 번에 해결하는 꿀팁 공개! #캐디안 #CADian
YouTube캐디안CADian
已浏览 1157 次2024年9月13日
Rendered Layout of the Intel 4004 CPU
0:59
Rendered Layout of the Intel 4004 CPU
YouTubeOnripresence
已浏览 915 次2024年12月1日
Himanshi Sonava on Instagram: "Follow @electronicscamp for more . . Vivado/Eda playground: RTL codes in verilog or system verilog. Yosis : synthesis Xscheme or LTSpice to design schematics, ngspice : generate the spice netlist OpenRoad : PNR from Floor planning, placement , CTS and Route KLayout : DRCs Netgen: LVS OpenTime : STA analysis."
0:38
Himanshi Sonava on Instagram: "Follow @electronicscamp for more . . Vivado/Eda playground: RTL codes in verilog or system verilog. Yosis : synthesis Xscheme or LTSpice to design schematics, ngspice : generate the spice netlist OpenRoad : PNR from Floor planning, placement , CTS and Route KLayout : DRCs Netgen: LVS OpenTime : STA analysis."
Instagramelectronicscamp
已浏览 4万 次7 个月之前